1.- Introducción: Principio de Localidad

- Localidad Temporal: Si se referencia un elemento, tenderá a ser referenciada pronto.

- Localidad Espacial: Si se referencia un elemento, los elementos cercanos a él tenderán a ser referenciados pronto.

2.- Principios Generales de Jerarquía de Memoria

El nivel superior es el mas cercano al procesador, mas pequeño y mas grande en el nivel inferior.

- Bloque: La mínima unidad de información.
- Acierto: Un acceso a memoria que se encuentra en el nivel superior.
- Fallo: Significa que el dato de acceso a memoria no se encuentra en ese nivel.
- Frecuencia de Aciertos: Fracción de accesos a memoria encontrados en el nivel superior.
- Tiempo de Acierto: Tiempo para determinar si el acceso es un acierto o un fallo.
- Penalización de Fallo: Tiempo para sustituir un bloque (Tiempo de Accesos y Tiempo de Transferencia).
- Tiempo de Acceso: Tiempo para acceder a la primera palabra de un bloque en un fallo.
- Tiempo de Transferencia: Tiempo adicional para transferir las restantes palabras de bloque.
- Dirección de Memoria: Dividida en piezas que acceden a cada parte de la jerarquía.

• Dirección de la Estructura del Bloque: Parte de la orden superior.
• Dirección del Desplazamiento del Bloque: Parte de la orden inferior.

- Evaluación del Rendimiento de una Jerarquía de Memoria:

3.- Caches

- Ubicación del Bloque:

• Correspondencia Directa: Cada bloque sólo se puede colocar en una partición concreta.
  
• Totalmente Asociativa:Un bloque se puede colocar en cualquier partición.
  
  
• Asociativa por Conjuntos: Un bloque se puede colocar en cualquiera del conjunto de particiones restringido.
  

- Identificación del Bloque:

Las Caches incluyen una Etiqueta de Direcciones en cada bloque, que identifica la Dirección de la Estructura del Bloque. Contiene Información deseada que se comprueba para ver si coincide con la Dirección de la Estructura de Bloque requerido por la CPU.

Asociativa por Conjuntos:
Asociativa:
Directa:

- Sustitución del Bloque:

• Aleatoria: Se seleccionan aleatoriamente los bloques candidatos.
  
  
• Menos Recientemente Usado (L.R.U.): El bloque sustituido es el que hace mas tiempo que no ha sido referenciado.

- Estrategia de Escritura:

• Escritura Directa:La información se escribe en el bloque de la cache y en el bloque de la memoria principal (nivel inferior).
  
  
• Postescritura: La información se escribe sólo en el bloque de la cache. Y se modifica en memoria principal sólo cuando es reemplazado el bloque de la cache.

- Rendimiento de la Cache:

- Fuentes de Fallos de la Cache:

• Forzosos: Fallos de Arranque Frío o Fallos de Primera Referencia.
  
  
• Capacidad: Si la Cache no puede contener todos los Bloques necesarios durante la Ejecución de un Programa.
  
  
• Conflicto: Si a un Conjunto le corresponden demasiados Bloques. (Asociativa por Conjuntos o Correspondencia Directa). Fallos de Colisión.

4.- Memoria Principal

- Tiempo de Acceso: Tiempo desde que se pide una lectura hasta que llega la palabra deseada.

- Tiempo de Restauración de Duración del Ciclo: Tiempo mínimo entre peticiones de Memoria.

- La Eficiencia de una Memoria depende de la Latencia y el Ancho de Banda.

- Organizaciones para mejorar el Rendimiento de la Memoria Principal: Aunque generalmente es mas fácil mejorar el Ancho de Banda de Memoria en nuevas organizaciones que reducir la Latencia; una mejora del Ancho de Banda permite incrementar el tamaño de los Bloques de Cache sin el correspondiente incremento en la penalización de fallos.

Organización Memoria de una palabra de ancho	Organización Memoria Ancha	Organización de Memoria Intercalada

- Memoria Principal mas Ancha:

• Basada en el Principio de Localidad.
• Con una anchura de memoria principal de dos palabras: una palabra a memoria principal y la otra a registros rápidos.

- Memoria Entrelazada:

• Los chips de memoria se organizan en bancos para leer o escribir múltiples palabras a la vez, en lugar de una sola palabra.
• Factor de Entrelazado: Las Direcciones de 4 bancos de memoria están entrelazadas a nivel de palabra (Dirección del Módulo 4 seria <Num Banco>).

- Entrelazado DRAM especifico:
Los tiempos de acceso a las DRAM se dividen en acceso a filas y accesos a columnas. Las DRAM disponen de un buffer de una fila de bits dentro de la DRAM para los accesos a las columnas. Esta fila es habitualmente la raíz cuadrada del tamaño de la DRAM.

Versiones de Optimización:

• Modo nibble: La DRAM puede proporcionar tres bits extra de posiciones secuenciales para cada acceso a filas.
• Modo página: El buffer actúa como una SRAM; excepto que no es necesario acertar la linea de strobe de acceso a columnas.